【www.0477edu.com--考试资讯】

　　数字电路与逻辑设计是一门比较难学的课程，很多同学对这门课程比较头痛，同学们要加倍努力才能学好数字电路与逻辑设计。下面是阳光网小编给大家整理的数字电路与逻辑设计期末考试试卷(，欢迎大家学习参考。

　　数字电路与逻辑设计期末考试试卷(C 卷)

　　一.填空题(每空1 分，共20 分) 1. 十六进制数19.8 对应的二进制数为 ，十进制数为 。

　　2. 逻辑函数 ? ? ? ? ? ? E DE C C A B A F ? ? ? ? ? ? ? 的反函数F = ，对偶函数 F ? = 。

　　3. 消除组合逻辑电路中险象的常用方法有 、 和。

　　4. 化简完全确定原始状态表引用了状态 的概念，化简不完全确定原始状态表引用了状态 的概念。

　　5. 某同步时序逻辑电路的状态表如表1 所示，若电路初始状态为A，输入序列X=010101，则电路产生的输出响应序列为 。表1 现态次态/输出 X=0 X=1 A B/0 C/1 B C/1 B/0 C A/0 A/1

　　6. 一个Mealy 型“101”序列检测器的最简状态表中包含 个状态，电路中有 个触发器。

　　7. 当优先编码器74LS148 的 S I 端接0，输入 0 1 2 3 4 5 6 7 I I I I I I I I = 10110001 时，输出状态为 。

　　8. PROM 的与门阵列是 ，或门阵列是 ;PLA 的与门阵列是 ，或门阵列是 。

　　9. 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。

　　10. 构造一个模10 同步计数器需要 个状态，需要 个触发器。二、 化简题(共3 小题，共25 分) 1、 用卡诺图化简法求函数

本文来源：http://www.0477edu.com/zhongkao/3095/